D2BUS:

Domestic Digital Bus

Le D2BUS (Electronique Radio-Plans N°521 / P.61-67) protocole : pourquoi les bus de communication, présentation de ces bus : le bus I2C, le D2B bus; le concept du D2B; Les champs de la trame : le champ d'en-tête, le champ des bits d'adresse du maître, le champ des bits d'adresse de l'esclave, le champ des bits de contrôle, le champ des bits de message; définition du bit; la procédure d'arbitrage; spécifications électriques du bus.

Le D2 Bus (Electronique Radio-Plans N°522 / P.65-70) La connexion à la ligne : Aspect réseau du bus : type du réseau, longueur du réseau, topologie du réseau, aspect ligne, symétrie/asymétrie, impédance caractéristique, débit du D2B, aspect mécanique et prix

Le D2BUS: Architecture des composants (Electronique Radio-Plans N°523 / P.31-36) : Description générale d'une architecture du protocole D2B, Le champ des bits d'en-tête, le champ des bits d'adresse du maître, le champ des bits d'adresse de l'esclave, le champ des bits de contrôle ; le circuit SAX1235 : description fonctionnelle du SAX1235 :Premier bloc : le séquenceur d'état, la temporisation d'état, le séquenceur de bit, le convertisseur parallèle-série ; deuxième bloc : les registres de la boîte aux lettres, la boîte d'initialisation, les buffers de transmission-réception, le bloc de contrôle ; Troisième bloc : les registres , les registres d'accès continu, la boîte aux lettres du maître, la boîte aux lettres de l'esclave, la boîte aux lettres d'initialisation; le circuit OKI MSM6307 : section générale, la section du maitre, la section de réception de l'esclave, la section d'émission de l'esclave

Retour au sommaire

Retour à la Page d'accueil

matthieu.benoit@free.fr

M--j: 24 février, 2016